村井 誠

28nmより古いプレーナー型の売上も2016年からほぼ変わらずですね。 レガシープロセスの半導体は売れないという間違った論調の人もいますが、用途によってプロセスが使い分けられていることを示す良いデータかなと思います。

グラフコアは外部の高帯域メモリに頼らず、大量のSRAMキャッシュｘWafer on Waferによる電源供給強化（シリコンキャパシタ）という独自構造でデバイス作っています。PFNとはまた違うアプローチのアーキテクチャで興味深いです。

インターフェースが高速化してくるとAt Speedテストはできないので、高帯域メモリやチップレットが多用されるとシステムレベルテストの重要度が上がるはずで、ここに強いプレイヤーはどこになるのでしょうね。

インテルはLunar LakeでTSMCファウンドリ利用を決めたので供給能力の問題は一定解決するかもしれません。 MSの立場からするとPC以外のデバイス（スマホ等）向けのアプリ開発も必要で、ARMコア対応は進めざるを得ないでしょうね。

生成AIは確率モデルなので学習可能なこと（世の中で一般的に言われていること）の寄せ集めにしかならず極論は出てこないかなと。

半導体は電源電圧・パフォーマンス・コストの観点で最適なプロセスが違うので、レガシーなプロセスであってもきちんと用途がある点が他の産業とは違うかもしれません。 日本はレガシープロセスのFabがたくさんあるのでラピダスの様な最先端だけではなく、こちらのテコ入れ策も今後重要な論点になると思います。

3次元実装で使われているSi Interposerを角型RDLパネルに置き換える際の標準化に向けた取組なのかなと思います。 ウェーハ工程は全てSemi Standardで規格化されて自動搬送に合致したロード/アンロードポートが標準化されていますが、後工程はマニュアルハンドリングも多かったためパッケージ集合基板の標準サイズも定義されていないはず。（FOWLPは一部標準化が進んでいますが） 自動搬送が標準化されると次はMESの対応が必要ですが今回のアライアンスには含まれてないですね。（SiViewが拡張されるのかもしれませんが）

SRAM 230MB積んで80TB/secなんですね。IntelのGaudi3（96MB 12.8TB/sec）とかMetaのMTIA（256MB 2.7TB/sec）と比較してもキャッシュSRAMの帯域幅がめちゃくちゃ広い設計ですね。

3nmの売上が前クオーターからかなり落ちているように見えるのですがiPhoneの影響なんですかね...

SamsungのロジックプロセスはIBM技術陣営ですし、IBM Powerプロセッサの製造委託先でもあります。あとはQualcommがSamsung 2nmプロセスを使うかもという話も。TSMCもSamsungも米国としては支援する意味が大いにあるということかと思います。

Nvidiaは言わずもがなIntelのCPUもTSMC製造委託分のチップも含めてタイルされてますし米国内に一定のキャパを持たないとリスクは高いですね。 https://eetimes.itmedia.co.jp/ee/articles/2403/29/news050.html

製造部門を事業部として分けて、ファウンドリ事業で顧客に受け入れられる市場価格ベースで製造原価計算をするということですかね。 このInternal Foundry Business modelのbenefitとして以下の記載がありました。 「Also, Intel’s test times currently run double or triple those of competitors. As business units are charged market prices based on test time, Intel expects pre-silicon design choices to reduce these test times, eventually producing savings of approximately $500 million annually.」 これが本当だとするとものすごく製品技術エンジににやさしい会社ですね（笑）