Intelなど半導体大手、Google、Meta、Microsoftがチップレット推進で新標準「UCIe」のコンソーシアム結成
コメント
注目のコメント
UCIeコンソーシアムは、1つの半導体パッケージの中に、7nmのIPコアや16nmのプロセッサ、高集積メモリなどを集積して専用のICを作るために必要な部品の配線や通信プロトコルを標準化するためのコンソーシアムです。このアイデアはチップレットと呼ばれるIPコアや小さなチップ（ダイ）をパケージ内で組合わせて、新しいIC製品を作るための規格です。例えばArmのIPコアとXilinxのI/Oインターフェイス、村田製作所のチップコンデンサなどを組み合わせて1パッケージ内に集積する場合、配線幅や間隔を統一していれば、使いやすくなります。
同じような考えが子供のおもちゃの「レゴ」です。レゴは凸部と凹部のサイズと深さを標準化して揃えているため、さまざまなレゴブロックを組み合わせて、子供は独自の物体を作ります。これと同様、IPコアやチップレットの部品のインターフェイス仕様を整えておけば、さまざまな企業の小さな半導体チップ（ダイ）をつなぎ合わせて独自のシステムLSI製品を作ることができます。
ただし、デジタル半導体チップの場合、1と0しか出てきませんので、最初の4ビットは送るという合図、次の8ビットはアドレス、次の32ビットはデータ、というように通信の約束事（プロトコル）を決めておく必要があります。さらにソフトウエアスタックやモデルなども共通化していれば、入手可能なソフトウエア部品も使えるようになります。
一つ残念なことは、このエコシステムに日本企業が1社も入っていないことです。一刻も早く参加して、インターフェイスを揃えて、独自のシステムLSIで世界に打って出てほしいものです。最先端プロセスの製造コストが上昇し続けている中で、1チップで製品を設計・製造するよりもレガシープロセスで賄える部分は別チップで作り、パッケージレベルで統合しようとする取り組みですね。
今回のコンソーシアムでチップレット間のインターフェースが標準化されると、関連IPも増えて設計コスト低減にもつなげられるのだろう、と推測します。見出しにTSMCが入っていない謎（本文見ると入っている）。
チップレットは、後工程のパッケージング技術の一つ。回路を作るのが前工程、それを保護したり外部への接続を作るのが後工程と大きく分けられ、パッケージングは後工程にはいる。ただ、近年は性能を上げるために、半導体を複数組み合わせて接続するために、後工程技術が注目されている。
TSMCは、例えばiPhone 7で用いられるA10ではInFOという技術を使っている（①）。そしてTSMCの筑波は、こういった後工程技術の開発のため（②・③）。
なぜ見出しにTSMCが入っていてほしかったかというと、見出しにある企業は、サーバー用でIntelの大口。一方で、ここに出ていない企業（AMD・Qualcommなど）はTSMCの顧客だし、Samsungも入っている。
ようは半導体業界全体で規格化していくという宣言であって、後工程メーカーや材料メーカーに影響をしてくるだろう。
①https://newspicks.com/news/1783452
②https://newspicks.com/news/5669589
③https://newspicks.com/news/5877846
