「7nmの半導体」に7nmの箇所はどこにもなかった 半導体のプロセスルールとは一体何か？
コメント
注目のコメント
この方にしては、いい記事だが、業界の関係者には常識。ＩＴＲＳのロードマップがなくなってから余計ひどくなった。ＷＳＴＳの統計も加入者率６０％くらいで、いい加減。
ハッタリがどれだけ大切かってことです
それに性能も付いてきてるわけですから…
ただこれだけ微細化したので、M1に限らず技術的障壁、歩留まりの悪化は諸所課題ありなんですよね
今後ともGAA、積層の研究動向に目が離せませんね>配線ピッチが36nmということは、恐らく配線幅は、その半分の18nmくらいであろう。
この部分で”恐らく”、”だろう”を使と、すべてが憶測でしかないように見えてしまいます。
なのにタイトルでは、”どこにもなかった”、と言い切るのが不思議でならない。
プロセスルールにおける”nm”ってのは、回路パターンを印刷する装置の先端の”nm”かと思っていたのですが、この記事では触れられていないので、それもちがうのかな？
とりあえず、”nm”の定義自体が曖昧で、「各社を比較する基準として適正ではない」という事だけは伝わってきました。
